Lista de Exercícios sobre Temporização

Dado o circuito abaixo, quais devem ser as características das etapas combinacionais para que o clock seja de 50 MHz?

R1 e R3 (tipo D):

• Tempo de propagação clock até a saída Q: 10 ns;

• Tempo de contaminação do clock até a saída Q: 6 ns;

• Tempo de “setup”: 5 ns;

• Tempo de “hold”: 4 ns.

R2 (tipo D):

• Tempo de propagação clock até a saída Q: 9 ns;

• Tempo de contaminação do clock até a saída Q: 6 ns;

• Tempo de “setup”: 5 ns;

• Tempo de “hold”: 3 ns.

Etapa combinacional 1:

• Tempo de contaminação?

• Tempo de propagação?

Etapa combinacional 2:

• Tempo de contaminação?

• Tempo de propagação?

Período para 50 MHz = 20ns.

Trecho R1 → R2:

tpdcl(R1, R2) < 20 – 10 – 5 = 5 ns

Trecho R2 → R3:

tpdcl(R2, R3) < 20 – 9 – 5 = 6 ns

Portanto:

Etapa combinacional 1:

• Tempo de contaminação: não se aplica.

• Tempo de propagação: menor ou igual a 5ns

Etapa combinacional 2:

• Tempo de contaminação: não se aplica.

• Tempo de propagação: menor ou igual a 6ns