Lista de Exercícios sobre Processador

Para o fluxo de dados abaixo, considere que:

• O sinal de “clock” está distribuído adequadamente;

• Os pontos de controle dos registradores (tipo D) fazem a habilitação em nível ALTO;

• Os registradores, quando habilitados, alteram seu valor na próxima borda ascendente do “clock”;

• Não existem problemas de temporização;

• A seleção dos multiplexadores segue os níveis que estão indicados no desenho.

Crie uma sequência de palavras de controle, uma para cada “clock” consecutivo, que faça a troca (swap) entre os conteúdos dos registradores A e B.

Sem modificar o projeto, existe alguma forma de diminuir a quantidade de ciclos utilizados?

Primeira versão (básica):

Segunda versão (otimizada):

É possível ler e escrever no mesmo registrador durante o mesmo pulso de clock. Portanto, podemos economizar um clock.

Para o fluxo de dados abaixo, considerando A=B, quais sequências de ativação dos pontos de controle não resultam na resposta correta?

1. CarregaA, CarregaB, SelecionaFunção, carregaSaida;

2. CarregaB, CarregaA, carregaSaida, SelecionaFunção;

3. SelecionaFunção, CarregaA, CarregaB, carregaSaida;

4. SelecionaFunção, CarregaB, CarregaA; carregaSaida;

5. carregaSaida, SelecionaFunção, CarregaA, CarregaB;

6. carregaSaida, CarregaA, SelecionaFunção, CarregaB.

1. CarregaA, CarregaB, SelecionaFunção, carregaSaida;

2. CarregaB, CarregaA, carregaSaida, SelecionaFunção; (resultado errado)

3. SelecionaFunção, CarregaA, CarregaB, carregaSaida;

4. SelecionaFunção, CarregaB, CarregaA; carregaSaida;

5. carregaSaida, SelecionaFunção, CarregaA, CarregaB; (resultado errado)

6. carregaSaida, CarregaA, SelecionaFunção, CarregaB. (resultado errado)

Para o formato de instrução mostrado abaixo, responda:

Qual a quantidade de instruções que podem ser codificadas?

Quantos registradores o processador possui?

Qual a arquitetura do processador em uso?

Caso exista o modo de endereçamento imediato, qual seria a faixa de inteiros, com sinal, suportada?

Total de instruções: OpCode = 5 bits → 2^5 combinações → 32 instruções.

Total de registradores: Reg A = Reg B = Reg C = 6 bits → 2^6 endereços → 64 registradores.

Arquitetura: Load-Store ou Registrador-Registrador.

Soma com imediato: Reg A = Reg B + Imediato → Imediato pode utilizar os 6 bits do Reg C somados com os 9 reservados = 15 bits = 32.768 representações.

Considerando o bit para o sinal, teremos 16.384 inteiros positivos (considerando o zero) e 16.384 inteiros negativos (não existe zero negativo). A faixa será de -16.384 até +16.383.

Para o formato de instrução mostrado abaixo, responda:

Qual a quantidade de instruções que podem ser codificadas?

Quantos registradores o processador possui?

Qual a arquitetura do processador em uso?

Caso exista o modo de endereçamento imediato, qual seria a faixa de inteiros, com sinal, suportada?

addi R1, Imediato

Total de instruções: OpCode = 6 bits → 2^6 combinações → 64 instruções.

Total de registradores: Reg A = 5 bits → 2^5 endereços → 32 registradores.

Arquitetura: Registrador-Memória.

Soma com imediato: Reg A = Reg A + Imediato → Imediato possui 13 bits = 2^13 = 8192 representações.

Considerando o bit para o sinal, teremos 4.096 inteiros positivos (considerando o zero) e 4.096 inteiros negativos (não existe zero negativo). A faixa será de -4.096 até +4.095.